1運算放大器的現(xiàn)狀

運算放大器自1963年問世以來，走過了很長的發(fā)展道路，并成為所有線性系統(tǒng)中事實上的標準部件。幾乎每個大型半導(dǎo)體制造商的產(chǎn)品線中都有運算放大器這個產(chǎn)品。根據(jù)不同的應(yīng)用需求主要分化出通用型、低電壓／低功耗型、高速型、高精度型四大類運放產(chǎn)品。目前放大器的性能水平已達到了如下指標，這在20世紀60年代是聞所未聞的：帶寬超過1GHz；轉(zhuǎn)換速率超過5000V／μs；工作電流低于10μA；工作電壓低至0.9V；輸入失調(diào)電壓低于20μV。

2精密放大器

精密放大器一般指失調(diào)電壓低于1mV的運放，在使用過程中，他強調(diào)電路工作的低噪聲和低失調(diào)性能。隨著新型傳感器技術(shù)(如導(dǎo)彈陀螺、MEMS微機械傳感器等)的應(yīng)用推廣以及整機性能的提高，對該類型運算放大器的精度和帶寬都提出了更高的要求。為了適應(yīng)這種需求，國外IC公司已陸續(xù)推出了一些寬帶產(chǎn)品。

3低噪聲失調(diào)電路技術(shù)

新型傳感器的應(yīng)用對運放精度提出了更高的要求，對微傳感器來說，由于其輸出信號主要處在低頻端，且信號幅度很小，因此CMOS工藝帶來的失調(diào)和低頻1／f噪聲的增加，對微傳感器讀出電路的設(shè)計提出了巨大的挑戰(zhàn)。為了達到上一代CMOS工藝下相同的動態(tài)范圍，電路需要盡可能保持最大的輸出擺幅，以及采用各種技術(shù)降低失調(diào)電壓??1／f噪聲。

目前，主流的實現(xiàn)低失調(diào)、低噪聲的電路技術(shù)主要有：自穩(wěn)零AZ(autozero)技術(shù)、相關(guān)雙采樣CDS(CorrelatedDoubleSampling)技術(shù)和斬波穩(wěn)零CHS(ChopperStabilization)技術(shù)。本文主要介紹AZ和CHS技術(shù)。

3.1自穩(wěn)零技術(shù)(AZ)

3.1.1AZ基本原理

自穩(wěn)零技術(shù)(AZ)的基本思想是，先將噪聲和失調(diào)采樣并保存，再將其從輸入或輸出的瞬態(tài)信號中除。當然也可以通過在輸入和輸出之間增加一個額外的端口來實現(xiàn)對噪聲和失調(diào)的歸零。如果噪聲信號是不隨時間變化信號(如DC失調(diào))，他將被消除；如果是一緩慢變化的低頻隨機噪(如1／f噪聲)，將被高通濾除。其原理如圖1所示，假定輸入?yún)⒖际д{(diào)電壓為Vos，輸入?yún)⒖荚肼暈閂N。AZ過程分為兩個階段：第一階段，信號被隔離，AMP輸入被短接，在采樣脈沖的作用下，輸入失調(diào)Vos和噪聲VN被采樣并保存，并以負反饋的形式從端口N引入，輸出被控制在很小的幅度；第二階段，信號接入，如果假定Vos和VN與采樣時基本相同，那么噪聲和失調(diào)將被消除。

3.1.2AZ對噪聲的影響

(1)對白噪聲的影響

假定運放的等效輸入白噪聲等效為-3dB帶寬為fc的低通特性(LF)噪聲，采樣頻率為fs，通常fc＞＞fs，AZ的輸出白噪聲可以近似為：

當fcTs=5時，白噪聲在AZ過程前后的PSD可以清楚地從圖2中看出，在奈奎斯特頻率范圍內(nèi)(∣fTs∣≤0.5)折疊分量占主導(dǎo)地位。

(2)對1／f噪聲的影響

對于閃爍噪聲(1／f)PSD我們可以通過相似的分析得到，設(shè)1／f噪聲的轉(zhuǎn)角頻率為fk。如圖3所示，由于采樣函數(shù)在DC處引入了零點，1／f噪聲被大大削弱。同時，雖然1／f噪聲是一窄帶過程，但其“尾巴”在采樣過程中引入了混疊。在奈奎斯特頻率范圍內(nèi)，1／f噪聲混疊分量可以近似為：

3.1.3存在的缺陷
AZ在消除運放失調(diào)的同時，也大大削弱了1／f噪聲，但其欠采樣過程引入了白噪聲和閃爍噪聲的頻譜混疊，使得在信號頻帶范圍內(nèi)輸出白噪聲成份有所增加。同時，1／f噪聲的“尾巴”也將在采樣過程中導(dǎo)致輸出的混疊，加大采樣頻率可減輕混疊，但與此同時也帶來了負面效應(yīng)，包括時鐘潰通(clockfeed-through)和溝道電荷注入(channelchargeinjection)效應(yīng)。